Wikipedia

Opteron

Opteron （オプテロン）はアドバンスト・マイクロ・デバイセズ (AMD) が開発・製造・販売を手がけるマイクロプロセッサのシリーズの1つ。

Opteron
Opteron 246
生産時期 2003年4月から
販売者 AMD
設計者 AMD
生産者 AMD, GLOBALFOUNDRIES
CPU周波数 1.4 GHz から 3.5 GHz
HyperTransport帯域 1,600 MT/s から 6,400 MT/s
プロセスルール 130 nm から 28 nm
マイクロアーキテクチャ K8, K10, Bulldozer, Piledriver, Excavator, Jaguar, Cortex A57
命令セット x86, AMD64, ARMv8-A
コア数 1, 2, 4, 6, 8, 12, 16
ソケット Socket 939
Socket 940
Socket AM2
Socket AM2+
Socket AM3+
Socket F
Socket F+
Socket G34
Socket C32
Socket FT3
Socket FP4
Socket SP1
次世代プロセッサ EPYC
テンプレートを表示

概要

編集
 
K8アーキテクチャ

AMDが定義したAMD64命令セットを採用し、サーバ・ワークステーション用途を念頭に置いて開発されていた（Opteron Aシリーズ[1]を除く）。オプティオンとの日本語表記が正式発表されていたが、2003年4月22日以後に非公式ながらオプテロンに差し替えられている。英語表記からそうは読めないための改変だと思われる。 Athlon MPの後継にあたり、同社製コンシューマ市場向けプロセッサAthlon 64またはPhenomの上位モデルに位置付けられる。

コアは長くAMD FXと同系列であったが、新たにOpteron Xシリーズ[2]でAMD APUと同系列のコアを、Opteron AシリーズでARMアーキテクチャの非x64/x86コアを採用した。

なお、Zenアーキテクチャ以降はOpteronの名は使用されなくなり、EPYCという新ブランドが立ち上げられた。

Athlon 64との相違

編集

当初のモデルでのAthlon 64との相違点は下記の通り。

これらの相違により、Athlon 64とOpteronの間では物理的・電気的な相互互換性がなく、CPU・メモリ・マザーボードについて別途用意する必要が生じた。

当初はユニプロセッサ構成専用のOpteron 1xx、デュアル(2)プロセッサ構成対応のOpteron 2xx、そして最大8プロセッサ構成対応のOpteron 8xxの3シリーズがラインナップされ、モデルナンバーの百の位が、システムで構成できるプロセッサの最大数を示していた。

もっとも、ユニプロセッサ対応のOpteron 1xxについては、2chのDDR SDRAMインターフェイスを搭載するSocket 939の制定前には、メモリインターフェイスが1chのみのSocket 754に対応するAthlon 64の上位規格として性能面で合理性が存在したが、Socket 939の制定後はこれに代えて各部品が必然的に高コストとなるSocket 940を使用するメリットはほぼ皆無となった。このため、2005年8月2日のAMD発表でOpteron 1xxはデスクトップパーソナルコンピュータ向けソリューションであるSocket 939に移行し、メモリはアンバッファードDDR SDRAMインターフェイス2ch対応に変更され、HyperTransportも1本に制限されることとなった。この変更は実質的には機能の格下げであり、従来可能であったコンパニオンチップをOpteronに2つ並列で接続する構成が不可能となった。しかし元々ユニプロセッサ専用でなおかつ2系統のHyperTransportが実装されたマザーボードは存在しておらず、機能的な制限が問題となるケースは事実上皆無であった。それに対し、対応するメモリの種類が特殊かつ高価なレジスタードから一般的かつ廉価なアンバッファードへ変更されたことで、コスト面ではPCメーカー・ユーザー共に大きなメリットが得られたことになる。

Opteronを含む初期のK8系プロセッサはシングルコアプロセッサであった。だが、当初より将来のシングルダイでのデュアルコアプロセッサ化を前提として設計されており、チップ内部の演算ブロックとメモリインターフェイスやHyperTransportインターフェイスとを結ぶクロスバー・スイッチ部分にもう1基分の演算ブロックを接続可能な構成とされていた。また、ソケットの仕様も冷却系の仕様を含めてデュアルコア化による電力消費の増大を睨んで決定されたものであるが、これはその後のクアッドコア化には対応しきれないことが明らかとなった。

その後、DDR SDRAMより高速化の容易なDDR2 SDRAMが一般化し、メモリインターフェイスを内蔵するK8系の仕様上、これに対応するにはソケットそのものの仕様変更が必要となった。そのためラインナップ各モデルのソケットの変更が決定され、マルチプロセッサ対応モデルではクアッドコア以上のマルチコア対応に伴う消費電力量増大を念頭に置いて従来の940ピンから1207へと大幅にピン数を増加し、CPU側にピンがあったPGA - ZIF方式からマザーボード側にピンがあるLGA (Land Grid Array) 方式に変更されたSocket Fへ、ユニプロセッサ対応モデルでは939ピンのSocket 939から940ピンのSocket AM2へそれぞれ変更[5]され、これに合わせてモデルナンバーもユニプロセッサモデルがOpteron 1xxx、2プロセッサ対応モデルがOpteron 2xxx、そして8プロセッサ対応モデルがOpteron 8xxxとなった。

Athlon MPからの改良点

編集

初代K8コア搭載モデルでのAthlon MPからの主な改良点は、メモリコントローラーの内蔵と、AMD64というx86命令を64ビット拡張した命令の実装の2点である。このAMD64では、ストリーミングSIMD拡張命令2 (SSE2) 相当のマルチメディア拡張命令も標準でサポートされ、後のモデルでは同3 (SSE3) も追加実装されている。

マイクロアーキテクチャーの改良も行われていて、フロントエンドでは分岐予測の改良を行っており、ローカル分岐予測については、命令キャッシュに組み込まれたBranch-Selectorを用いて行う。グローバル分岐予測器については、K7の4倍とも云われる、16K-entryの分岐履歴を保持できる。ただし、分岐先ターゲットバッファ(BTB)はK7と同じ数である。 命令パイプラインにも改良が入っており、デコーダについては、2分割命令まではダイレクトパスデコーダで扱えるように改良しており（K7ではダイレクトパスデコーダで扱えるのは分割しない命令のみで、2分割命令以上はすべてベクタデコーダで処理していた）、3分割命令以上がベクタデコーダでの処理となっている。

スケジューラーでは新たに"Pack"ステージを設けMACRO-OPのレーン切り替えを行っているようである(K7ではプリデコーダーが命令を投入するデコーダーを決定する段階で実行パイプラインのレーンが決まり、後の変更はされない)。

(リザベーションステーション)RSは3つに分かれており、それぞれのRSは8エントリー持ち、合計24エントリーのMACRO-OPを保持する。RSにはALUとAGUが対になって接続され、それが3本束ねられた状態と言える。 RSは1サイクルあたりで1entryのMACRO-OPを発行できる。つまり、ALUとAGUがMACRO-OP化されている状態のみ同時発行できるということだ。同じRSの異なるentryから、並列度を抽出してALUとAGPそれぞれへmicro-opの同時発行が出来ないので、6 micro-opが自由に発行可能という事ではない。ALUを使うmicro-opと、AGUを使うmicro-OPがMACRO-OPされていないと、パイプライン1本あたり1サイクルでALUかAGUどちらか1 つの発行になるため、合計3 micro-op発行が上限になる。異なるRSから、異なるRSに繋がれているALUとAGUに発行するのはもちろん無理だ。

その他、スケジューラエントリーの増加、物理レジスター数の増加、TLBエントリー増加なども行われている。


Athlon･AthlonXP/Duron･Sempronなどといった旧来のプロセッサは、集積度や歩留まりの問題などから、メモリコントローラー機能をチップセットに持たせていた。この構成ではチップセットを介することでメモリアクセス時のレイテンシが増え、キャッシュがヒットしていない状況ではCPU側の内部処理がアイドリング状態となりやすいなど、メモリアクセスに伴うオーバーヘッドが大きいという問題がある。そのため、チップセットのメモリコントローラーの処理能力がそのままCPUの処理能力のボトルネックとなっていた。そこで、AMDはOpteron、Athlon 64ともにメモリコントローラーをCPUに内蔵することで、「CPU→チップセット→メモリ→チップセット→CPU」となっていた経路を「CPU→メモリ→CPU」と短縮し、CPUのメモリ読み込み要求からデータ受け取りまでのレイテンシを大幅に低減させた。これは分岐予測の効きにくい、処理の複雑なアルゴリズムを持つアプリケーションや、アクセス回数の少ないデータをメモリ上で大量に取り扱うようなアプリケーションに絶大な効果をもたらす。またこの方式はアプリケーション側でソフトウェア修正などの対応を特に必要としないため、古いアプリケーションも新しいアプリケーションもメモリアクセスの頻度に応じて大きく高速化させることが可能である。一方、安全性の確保のため、CPUとメモリの組み合わせによっては、CPU内部動作周波数の逓倍率の関係から、メモリの動作周波数がSPDなどメモリモジュール側で規定される定格動作周波数よりも低くなってしまうことがあり、メモリ規格の変更がCPUソケット規格やCPUコアそのものの設計変更を必要とするという問題もあった。 また、チップセットにGPUが内蔵された、いわゆるオンボードGPUのケースでは、GPU→メモリ→GPUという経路からGPU→CPU→メモリ→CPU→GPUとなり、メモリコントローラがチップセット側からCPU側に移動した場合にオンボードGPU性能の低下がみられる点には留意すべきだろう。

Opteronの躍進・凋落

編集

Opteronではサン・マイクロシステムズ、ヒューレット・パッカード、IBM、デルというアメリカの4大サーバメーカの採用を勝ち取った。特に過去のいきさつからインテル製CPUのみを採用し続け、インテルの水平分業モデルの優等生と言われたデルの方向転換は、大きなインパクトを与えた。

これは、インテルが過去の資産を全て無に帰してVLIW命令セットを基本とする別のアーキテクチャ (IA-64) を備える、x86に比べて高コストな64ビットCPUを普及させようとしたのに対し、AMDは十分に安価でこなれているx86プロセッサの処理能力を高める、というシナリオを望んでいた業界のニーズに的確に反応し、x86アーキテクチャを素直に64ビット拡張して、従来の16/32ビットアプリケーションもそのまま動作するAMD64のアーキテクチャを投入することにより、市場のニーズに合致した製品を出荷、これが4大メーカーの強い支持を受けるに至ったものである。また、Microsoft WindowsがAMD64対応を発表[6]したことで将来性も安定したものとなり、普及に弾みが付いた。これによりIntelは、今までの互換プロセッサを作られる立場から、AMD64互換[7]のCPUを作る立場となり、アーキテクチャの主導権をAMDが奪取したことは大きなインパクトを業界に与えた。

サーバ市場への参入は以前からのAMDの悲願であったが、Opteronの登場により大々的かつ広範囲の参入が可能となり、利益率の高いエンタープライズ市場でハイパフォーマンスCPUを高額で売ることによって収益を確保し、ボリュームゾーンであるコンシューマ市場での価格競争力を維持するという、Intelが採っているのと同様の収益構造を構築することが可能となった。

スーパーコンピュータ分野でも躍進を遂げ、2003年11月のTOP500においてOpteronを採用したロスアラモスのLightningシステムが5位と10位以内に初めてランキングされ[8]、2005年11月には55システムで採用されIBMのPowerプロセッサに続き3番手のプロセッサとなった[9]。その後も採用数は増加し2006年11月に113システムで採用されPowerプロセッサを上回りインテルに次ぐポジションを獲得した[10]。2006年11月の22.6%をピークにシェアを減らしながらも2013年11月までランキングでは10%以上のシェアを維持していたが、2014年6月に9%、11月には5%まで下落し、その後も減少し続けスーパーコンピュータ分野における存在感を失った。

Efficient モデル

編集

同一世代の Opteron のラインナップで通常モデルよりも低い TDP を保証するモデルで、モデル ナンバーの末尾に EE と HE を付けられる。EE は Energy Efficient、HE は Highly Efficient の頭文字である。これにより熱密度が大きくなりがちで冷却に制約のあるブレードサーバや1Uラックマウントサーバなどでの利用も容易となった。性能は通常モデルよりも若干低下するが、価格は比較的高価に設定されている。

Special Edition

編集

また EE/HE とは逆に同一世代の Opteron のラインナップの最上位の位置付けとして高クロック、高 TDP 仕様の SE が存在する。SE は Special Edition の頭文字で、通常モデルに比べて TDP が若干高く設定されている。

各世代についての詳細

編集

以下のCPUコアの名称はAMD内部での開発コードネームである。

K8マイクロアーキテクチャ系列ベース

編集

SledgeHammer (K8, rev B/C)

編集

2003年4月にリリースされた。K8アーキテクチャを採用しておりDDRメモリコントローラとHyperTransportがCPUダイに統合されている。1xxは1ソケットのみ、2xxは最大2ソケット、8xxは最大8ソケットの構成をとることができる[11]。

モデル

ナンバー

クロック

(GHz)

L2キャッシュ

(MB)

HT

(MHz)

クロック

倍率

電圧

(V)

TDP

(W)

ソケット リリース日 OPN 価格

($)

B3 & C0 & CGステッピング, シングルコア
140 1.4 1 800 7 1.55 84.7 Socket 940 2003年年6月30日[12] OSA140CCO5AG (B3) 229
1.50 82.1 2003年9月日 OSA140CEP5AK (C0)
2004年5月18日 OSA140CEP5AT (CG) 163
142 1.6 8 1.55 84.7 2003年6月30日 OSA142CCO5AG (B3) 292
1.50 82.1 2003年9月9日 OSA142CEP5AK (C0)
2004年5月18日 OSA142CEP5AT (CG) 178
144 1.8 9 1.55 84.7 2003年6月30日 OSA144CCO5AG (B3) 438
1.50 82.1 2003年9月9日 OSA144CEP5AK (C0)
2004年5月18日 OSA144CEP5AT (CG) 218
146 2.0 10 89 2003年9月9日[13] OSA146CEP5AK (C0) 669
2004年5月18日 OSA146CEP5AT (CG) 278
148 2.2 11 2003年11月17日[14] OSA148CEP5AK (C0) 733
2004年5月18日 OSA148CEP5AT (CG) 417
150 2.4 12 2004年5月18日[15] OSA150CEP5AT (CG) 637
CGステッピング, シングルコア, high-efficiency
146 HE 2.0 1 800 10 1.30 55 Socket 940 2004年2月14日 OSK146CMP5AT (CG) 733
CGステッピング, シングルコア, energy-efficient
140 EE 1.4 1 800 7 1.15 30 Socket 940 2004年2月14日 OSB140CSP5AT (CG) 733
B3 & C0 & CGステッピング, シングルコア
240 1.4 1 800 7 1.55 84.7 Socket 940 2003年4月22日[16] OSA240CCO5AH (B3) 283
1.50 82.1 2003年8月5日 OSA240CEP5AL (C0) 256
2004年5月18日 OSA240CEP5AU (CG) 198
242 1.6 8 1.55 84.7 2003年4月22日 OSA242CCO5AH (B3) 690
1.50 82.1 2003年8月5日 OSA242CEP5AL (C0) 455
2004年5月18日 OSA242CEP5AU (CG) 209
244 1.8 9 1.55 84.7 2003年4月22日 OSA244CCO5AH (B3) 794
1.50 82.1 2003年8月5日 OSA244CEP5AL (C0) 690
2004年5月18日 OSA244CEP5AU (CG) 316
246 2.0 10 89 2003年8月5日[17] OSA246CEP5AL (C0) 794
2004年5月18日 OSA246CEP5AU (CG) 455
248 2.2 11 2003年11月17日[14] OSA248CEP5AL (C0) 913
2004年5月18日 OSA248CEP5AU (CG) 690
250 2.4 12 2004年5月18日[15] OSA250CEP5AU (CG) 851
CGステッピング, シングルコア, high-efficiency
246 HE 2.0 1 800 10 1.30 55 Socket 940 2004年2月14日 OSK246CMP5AU (CG) 851
CGステッピング, シングルコア, energy-efficient
240 EE 1.4 1 800 7 1.15 30 Socket 940 2004年2月14日 OSB240CSP5AU (CG) 851
B3 & C0 & CGステッピング, シングルコア
840 1.4 1 800 7 1.55 84.7 Socket 940 2003年6月30日[12] OSA840CCO5AI (B3) 749
1.50 82.1 2003年9月9日 OSA840CEP5AM (C0)
2004年5月18日 OSA840CEP5AV (CG) 698
842 1.6 8 1.55 84.7 2003年6月30日 OSA842CCO5AI (B3) 1,299
1.50 82.1 2003年9月9日 OSA842CEP5AM (C0)
2004年5月18日 OSA842CEP5AV (CG) 698
844 1.8 9 1.55 84.7 2003年6月30日 OSB844CCO5AI (B3) 2,149
1.50 82.1 2003年9月9日 OSA844CEP5AM (C0)
2004年5月18日 OSA844CEP5AV (CG) 698
846 2.0 10 89 2003年9月9日[13] OSA846CEP5AM (C0) 3,199
2004年5月18日 OSA846CEP5AV (CG) 873
848 2.2 11 2003年11月17日[14] OSA848CEP5AM (C0) 3,199
2004年5月18日 OSA848CEP5AV (CG) 1,165
850 2.4 12 2004年5月18日[15] OSA850CEP5AV (CG) 1,514
CGステッピング, シングルコア, high-efficiency
846 HE 2.0 1 800 10 1.30 55 Socket 940 2004年5月18日 OSK846CMP5AV (CG) 1,514
CGステッピング, シングルコア, energy-efficient
840 EE 1.4 1 800 7 1.15 30 Socket 940 2004年5月18日 OSB840CSP5AV (CG) 1,514

Athens/Troy/Venus (K8, rev E)

編集

2005年2月にリリースされた。製造プロセスが90nmのSOIプロセスに微細化され、対応するHyperTransport バスのクロックが1GHzに高速化され、新たにSSE3、NX Bitをサポートした。「Venus」は100番台で1ソケットの製品、「Troy」は200番台で最大2ソケットの製品、「Athens」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである。[要出典]

モデル

ナンバー

クロック

(GHz)

L2キャッシュ

(MB)

HT

(GHz)

クロック

倍率

電圧

(V)

TDP

(W)

ソケット リリース日 OPN 価格

($)

E4 & E6ステッピング, シングルコア
144 1.8 1 9 1.35/1.4 85.3 Socket 939 2005年8月2日 OSA144DAA5BN (E4) ?
67 OSA144DAA5CF (E6)
146 2.0 10 OSA146DAA5BN (E4)
OSA146DAA5CF (E6)
148 2.2 11 85.3 OSA148DAA5BN (E4)
OSA148DAA5CF (E6)
150 2.4 12 OSA150DAA5BN (E4)
OSA150DAA5CF (E6)
152 2.6 13 104 OSA152DAA5BN (E4)
OSA152DAA5CF (E6)
154 2.8 14 OSA154DAA5BN (E4)
156 3.0 15 2006年5月 OSA156DAA5BN (E4)
E4 & D4ステッピング, シングルコア
142 1.6 1 8 1.35/1.4 67 Socket 940 2004年12月 OSA142FAA5BK (E4) 163
144 1.8 9 OSA144FAA5BK (E4) 178
146 2.0 10 OSA146FAA5BK (E4)
OSA146FIK5BB (D4)		 218
148 2.2 11 85.3 OSA148FAA5BK (E4) 278
150 2.4 12 OSA150FAA5BK (E4) 417
152 2.6 13 104 OSA152FAA5BK (E4) 637
154 2.8 14 2006年 OSA154FAA5BK (E4) 301
E4ステッピング, シングルコア, high-efficiency
148 HE 2.2 1 11 1.35/1.4 55 Socket 940 2004年12月 OSK148FAA5BK 417
E4 & D4ステッピング, シングルコア
242 1.6 1 8 1.35/1.4 85.3 Socket 940 2004年12月 OSA242FAA5BL (E4) 163
244 1.8 9 OSA244FAA5BL (E4) 209
246 2.0 10 OSA246FAA5BL (E4) 316
67 OSA246FIK5BC (D4)
248 2.2 11 85.3 OSA248FAA5BL (E4) 455
67 OSA248FIK5BC (D4)
250 2.4 12 85.3 OSA250FAA5BL (E4) 690
68 OSP250FAA5BL (E4)
252 2.6 13 92.6 2005年2月14日 OSA252FAA5BL (E4) 851
68 OSP252FAA5BL (E4)
254 2.8 14 92.6 2005年8月 OSA254FAA5BL (E4)
68 OSP254FAA5BL (E4)
256 3.0 15 92.6 2006年4月 OSA256FAA5BL (E4)
E4ステッピング, シングルコア, high-efficiency
246 HE 2.0 1 10 1.35/1.4 55 Socket 940 2005年3月 OSK246FAA5BL (E4) 455
248 HE 2.2 11 OSK248FAA5BL (E4) 690
250 HE 2.4 12 OSK250FAA5BL (E4) 851
E4 & D4ステッピング, シングルコア
842 1.6 1 8 1.35/1.4 85.3 Socket 940 2004年12月 OSA842FAA5BM (E4) 698
844 1.8 9 OSA844FAA5BM (E4)
846 2.0 10 OSA846FAA5BM (E4)
67 OSA846FIK5BD (D4)
848 2.2 11 85.3 OSA848FAA5BM (E4) 873
850 2.4 12 OSA850FAA5BM (E4) 1,165
852 2.6 13 92.6 2005年2月14日 OSA852FAA5BM (E4) 1,514
68 OSP852FAA5BM (E4)
854 2.8 14 92.6 2005年8月 OSA854FAA5BM (E4)
68 OSP854FAA5BM (E4)
856 3.0 15 92.6 2006年4月 OSA856FAA5BM (E4)
E4ステッピング, シングルコア, high-efficiency
846 HE 2.0 1 10 1.35/1.4 55 Socket 940 2005年3月 OSK846FAA5BM (E4) 873
848 HE 2.2 11 OSK848FAA5BM (E4) 1,165
850 HE 2.4 12 OSK850FAA5BM (E4) 1,514

Egypt/Italy/Denmark (K8, rev E)

編集

2005年5月にリリースされた。Athens/Troy/Venusと同等の機能を持ったCPUコアをダイの中に2つ搭載するデュアルコア構成を採用する。「Denmark」は100番台で1ソケットの製品、「Italy」は200番台で最大2ソケットの製品、「Egypt」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである[18]。

モデル

ナンバー

クロック

(GHz)

L2キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

TDP

(W)

ソケット リリース日 OPN 価格

($)

E6ステッピング, デュアルコア
165 1.8 2× 1 MB 1 9 1.35/1.3 110 Socket 939 2005年8月2日 OSA165DAA6CD (E6) 417
170 2.0 10 OSA170DAA6CD (E6) 475
175 2.2 11 OSA175DAA6CD (E6) 530
180 2.4 12 2005年9月26日 OSA180DAA6CD (E6) 799
185 2.6 13 2006年3月6日 OSA185DAA6CD (E6) 435
190 2.8 14 Unconfirmed OSA190DAA6CD (E6)
E6ステッピング, デュアルコア
265 1.8 2x 1 MB 1 9 1.3/1.35 95 Socket 940 2005年5月31日 OSA265FAA6CB (E6) 851
1.25 68 2005年 OSP265FAA6CB (E6)
270 2.0 10 1.3/1.35 95 2005年5月31日 OSA270FAA6CB (E6) 1,051
85 2005年 OST270FAA6CB (E6)
1.25 68 2005年 OSP270FAA6CB (E6)
275 2.2 11 1.3/1.35 95 2005年5月31日 OSA275FAA6CB (E6) 1,299
85 2005年 OST275FAA6CB (E6)
1.25 68 2005年 OSP275FAA6CB (E6)
280 2.4 12 1.3/1.35 95 2005年9月26日 OSA280FAA6CB (E6) 1,299
85 2005年 OST280FAA6CB (E6)
1.25 68 2005年 OSP280FAA6CB (E6)
285 2.6 13 1.3/1.35 95 2006年3月6日 OSA285FAA6CB (E6) 1,051
85 2006年 OST285FAA6CB (E6)
290 2.8 14 95 2007年 OSA290FAA6CB (E6) 698
E6ステッピング, デュアルコア, high-efficiency
260 HE 1.6 2× 1 MB 1 8 1.15/1.20 55 Socket 940 2005年8月1日 OSK260FAA6CB (E6) 1,051
265 HE 1.8 9 OSK265FAA6CB (E6) 1,299
270 HE 2.0 10 2005年12月 OSK270FAA6CB (E6)
275 HE 2.2 11 2006年2月 OSK275FAA6CB (E6) 1,051
E1 & E6,ステッピング, デュアルコア
865 1.8 2× 1 MB 1 9 1.3/1.35 95 Socket 940 2005年4月 OSA865FKM6BS (E1) 1,514
85 2005年 OST865FKQ6BS (E1)
95 2005年9月26日 OSA865FAA6CC (E6) 1,165
85 2005年 OST865FAA6CC (E6)
870 2.0 10 95 2005年4月 OSA870FKM6BS (E1) 2,149
85 2005年 OST870FKQ6BSS (E1)
95 2005年9月26日 OSA870FAA6CC (E6) 1,514
85 2005年 OST870FAA6CC (E6)
875 2.2 11 95 2005年4月 OSA875FKM6BS (E1) 2,649
85 2005年 OST875FKQ6BS (E1)
95 2005年9月26日 OSA875FAA6CC (E6) 2,149
85 2005年 OST875FAA6CC (E6)
880 2.4 12 95 2005年9月26日 OSA880FAA6CC (E6) 2,649
85 2005年 OST880FAA6CC (E6)
885 2.6 13 95 2005年3月6日 OSA885FAA6CC (E6) 2,149
85 2006年 OST885FAA6CC (E6)
890 2.8 14 95 2007年 OSA890FAA6CC (E6) 1,514
E6ステッピング, デュアルコア, high-efficiency
860 HE 1.6 2× 1 MB 1 8 1.15/1.20 55 Socket 940 2005年8月1日 OSK860FAA6CC (E6) 2,149
865 HE 1.8 9 OSK865FAA6CC (E6) 2,649
870 HE 2.0 10 2005年12月 OSK870FAA6CC (E6)
875 HE 2.2 11 2006年2月 OSK875FAA6CC (E6) 2,149

Santa Rosa/Santa Ana (K8, rev F)

編集

2006年8月にリリースされた。DDR2メモリに対応したことによりソケットがSocket AM2/Fに変更された。モデルナンバーは12xx/22xx/82xxのように各プロセッサの拡張性を表す数値「1」・「2」・「8」に、対応ソケットを表す「2」を付与した形で一新している。下2桁xxの数値が大きければ大きいほど、同Opteronシリーズ内で相対的に性能が高いことを示している。Santa Anaは1ソケットの1200番台、Santa Rosaは最大2ソケット対応の2200番台、最大8ソケット対応の8200番台のコードネーム。ハードウェア仮想化拡張技術 AMD Virtualization が追加された。

モデル

ナンバー

クロック

(GHz)

L2キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

TDP

(W)

ソケット リリース日 OPN 価格

($)

F2 & F3ステッピング, デュアルコア
1210 1.8 2× 1 MB 1 9 1.3/1.35 103 AM2 2006年8月15日 OSA1210IAA6CS (F2)
OSA1210IAA6CZ (F3)		 164
1212 2.0 10 OSA1212IAA6CS (F2)
OSA1212IAA6CZ (F3)		 201
1214 2.2 11 OSA1214IAA6CS (F2)
OSA1214IAA6CZ (F3)		 259
1216 2.4 12 OSA1216IAA6CS (F2)
OSA1216IAA6CZ (F3)		 325
1218 2.6 13 OSA1218IAA6CS (F2)
OSA1218IAA6CZ (F3)		 435
1220 2.8 14 2007年2月 OSA1220IAA6CZ (F3) 545
1222 3.0 15 2007年8月5日 OSA1222IAA6CZ (F3) 360
1220 SE 2.8 14 1.35/1.40 125 2006年8月15日 OSX1220IAA6CS (F2)
OSX1220IAA6CZ (F3)		 611
1222 SE 3.0 15 2007年4月23日 OSX1222IAA6CZ (F3) 655
1224 SE 3.2 16 2007年8月5日 OSX1224IAA6CZ (F3) 360
F3ステッピング, デュアルコア, high-efficiency
1210 HE 1.8 2× 1 MB 1 9 1.2/1.25 65 AM2 2007年2月 OSO1210IAA6CZ (F3) 168
1212 HE 2.0 10 OSO1212IAA6CZ (F3) 209
1214 HE 2.2 11 OSO1214IAA6CZ (F3) 247
1216 HE 2.4 12 OSO1216IAA6CZ (F3) 291
1218 HE 2.6 13 OSO1218IAA6CZ (F3) 432
F3ステッピング, デュアルコア, energy-efficient
1210 EE 1.8 2× 1 MB 1 9 1.2 45 AM2 2006年8月15日 OSH1210GAS6DGE (F3)
F2 & F3ステッピング, デュアルコア
2210 1.8 2× 1 MB 1 9 1.30/1.35 95 Socket F 2006年8月15日 OSA2210GAA6CQ (F2)
OSA2210GAA6CX (F3)		 255
2212 2.0 10 OSA2212GAA6CQ (F2)
OSA2212GAA6CX (F3)		 377
2214 2.2 11 OSA2214GAA6CQ (F2)
OSA2214GAA6CX (F3)		 523
2216 2.4 12 OSA2216GAA6CQ (F2)
OSA2216GAA6CX (F3)		 698
2218 2.6 13 OSA2218GAA6CQ (F2)
OSA2218GAA6CX (F3)		 873
2220 2.8 14 2007年2月 OSA2220GAA6CX (F3) 698
2222 3.0 15 2007年8月5日 OSA2222GAA6CX (F3)
2220 SE 2.8 14 1.325/1.375 119 2006年8月15日 OSY2220GAA6CQ (F2)
OSY2220GAA6CX (F3)		 1,165
2222 SE 3.0 15 2007年4月23日 OSY2222GAA6CX (F3) 873
2224 SE 3.2 16 2007年8月5日 OSY2224GAA6CX (F3)
F2 & F3ステッピング, デュアルコア, high-efficiency
2208 HE 1.8 2× 512KB 1 9 1.20/1.25 68 Socket F 2006年8月15日 OSP2208GAA5CXE (F3)
2210 HE 2× 1 MB OSP2210GAA6CQ (F2)
OSP2210GAA6CX (F3)		 316
2212 HE 2.0 10 OSP2212GAA6CQ (F2)
OSP2212GAA6CX (F3)		 450
2214 HE 2.2 11 OSP2214GAA6CQ (F2)
OSP2214GAA6CX (F3)		 611
2216 HE 2.4 12 OSP2216GAA6CQ (F2)
OSP2216GAA6CX (F3)		 786
2218 HE 2.6 13 2007年2月 OSP2218GAA6CX (F3) 611
F3ステッピング, デュアルコア, energy-efficient
2210 EE 1.8 2× 1 MB 1 9 1.20 45 Socket F 2006年8月15日 OSH2210GAS6CXE (F3)
F2 & F3ステッピング, デュアルコア
8212 2.0 2× 1 MB 1 10 1.30/1.35 95 Socket F 2006年8月15日 OSA8212GAA6CR (F2)
OSA8212GAA6CY (F3)		 873
8214 2.2 11 OSA8214GAA6CR (F2)
OSA8214GAA6CY (F3)		 1,165
8216 2.4 12 OSA8216GAA6CR (F2)
OSA8216GAA6CY (F3)		 1,514
8218 2.6 13 OSA8218GAA6CR (F2)
OSA8218GAA6CY (F3)		 2,149
8220 2.8 14 2007年2月 OSA8220GAA6CY (F3) 1,514
8222 3.0 15 2007年8月5日 OSA8222GAA6CY (F3)
8220 SE 2.8 14 1.325/1.375 120 2006年8月15日 OSY8220GAA6CR (F2)
OSY8220GAA6CY (F3)		 2,649
8222 SE 3.0 15 2007年4月23日 OSY8222GAA6CY (F3) 2,149
8224 SE 3.2 16 2007年8月5日 OSY8224GAA6CY (F3)
F2 & F3ステッピング, デュアルコア, high-efficiency
8212 HE 2.0 2× 1 MB 1 10 1.20/1.25 68 Socket F 2006年8月15日 OSP8212GAA6CR (F2)
OSP8212GAA6CY (F3)		 1,019
8214 HE 2.2 11 OSP8214GAA6CR (F2)
OSP8214GAA6CY (F3)		 1,340
8216 HE 2.4 12 OSP8216GAA6CR (F2)
OSP8216GAA6CY (F3)		 1,832
8218 HE 2.6 13 2007年2月 OSP8218GAA6CY (F3) 1,340
F3ステッピング, デュアルコア, energy-efficient
8210 EE 1.8 2× 1 MB 1 9 1.20 45 Socket F 2006年8月15日 OSH8210GAS6CYE (F3)

K10マイクロアーキテクチャ系列ベース

編集

Budapest/Barcelona (K10, rev B)

編集

2007年9月10日に発表された。初めての K10アーキテクチャ 採用のOpteronでネイティブ クアッドコアのCPUである。発売直後にステッピング A および 2 の Barcelona は問題があったため出荷中止となった。2008年にステッピング 3 のもの販売再開となった。モデルナンバーは変更されていない。Budapest は1ソケットの 13xx シリーズ、Barcelona は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズ のコードネームである。ハードウェア仮想化拡張技術 AMD Virtualization に Rapid Virtualization Indexing(AMD-RVI)とSSE4a、ABMが追加された[19]。

モデル

ナンバー

クロック

(GHz)

キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

ACP

(W)

TDP

(W)

ソケット リリース日 OPN 価格

($)

L2 L3

(MB)

B2, B3ステッピング, クアッドコア
1352 2.1 4× 512 KB 2 1.8 10.5 1.20 75 95 AM2+ 2008年 OS1352WBJ4BGD (B2) 209
2008年4月 OS1352WBJ4BGH (B3)
1354 2.2 11 OS1354WBJ4BGH (B3) 255
1356 2.3 2.0 11.5 OS1356WBJ4BGH (B3) 377
B1, B2, BA & B3ステッピング, クアッドコア
2347 1.9 4x 512 KB 2 1.0 9.5 1.20 75 95 Socket F 2007年8月 OS2347WAL4BGC (B1) 316
OS2347WAL4BGD (B2)
2007年9月10日 OS2347WAL4BGE (BA)
2008年4月9日 OS2347WAL4BGH (B3)
2350 2.0 10 2007年8月 OS2350WAL4BGC (B1) 389
OS2350WAL4BGD (B2)
2007年9月10日 OS2350WAL4BGE (BA)
2008年4月9日 OS2350WAL4BGH (B3)
2352 2.1 10.5 2007年8月 OS2352WAL4BGD (B2) 316
2008年4月9日 OS2352WAL4BGH (B3)
2354 2.2 11 2007年8月 OS2354WAL4BGD (B2) 455
2008年4月9日 OS2354WAL4BGH (B3)
2356 2.3 11.5 2007年8月 OS2356WAL4BGD (B2) 690
2008年4月9日 OS2356WAL4BGH (B3)
2358 SE 2.4 12 1.25 105 119 2007年8月 OS2358YAL4BGD (B2) 873
2008年4月9日 OS2358YAL4BGH (B3)
2360 SE 2.5 12.5 2007年8月 OS2360YAL4BGD (B2) 1,165
2008年4月9日 OS2360YAL4BGH (B3)
B1, BA & B3ステッピング, クアッドコア, high-efficiency
2344 HE 1.7 4x 512 KB 2 1.0 8.5 1.15 55 68 Socket F 2007年8月 OS2344PAL4BGC (B1) 209
1.125 2007年9月10日 OS2344PAL4BGE (BA)
2008年4月9日 OS2344PAL4BGH (B3)
2346 HE 1.8 9 1.15 2007年8月 OS2346PAL4BGC (B1) 255
1.125 2007年9月10日 OS2346PAL4BGE (BA)
2008年4月9日 OS2346PAL4BGH (B3)
2347 HE 1.9 9.5 1.15 2007年9月10日 OS2347PAL4BGE (BA) 377
1.125 2008年4月9日 OS2347PAL4BGH (B3)
2350 HE 2.0 10 1.25 79 2008年10月 OS2350PAL4BGH (B3) 316
B1, B2, BA & B3ステッピング, クアッドコア
8347 1.9 4x 512 KB 2 1.0 9.5 1.20 75 95 Socket F 2007年8月 OS8347WAL4BGC (B1) 786
2007年9月10日 OS8347WAL4BGE (BA)
8350 2.0 10 2007年8月 OS8350WAL4BGC (B1) 1,019
OS8350WAL4BGD (B2)
2007年9月10日 OS8350WAL4BGE (BA)
2008年4月9日 OS8350WAL4BGH (B3)
8352 2.1 10.5 2007年8月 OS8350WAL4BGC (B2)
2008年4月9日 OS8350WAL4BGD (B3)
8354 2.2 11 2007年8月 OS8354WAL4BGD (B2) 1,165
2008年4月9日 OS8354WAL4BGH (B3)
8356 2.3 11.5 2007年8月 OS8356WAL4BGD (B2) 1,514
2008年4月9日 OS8356WAL4BGH (B3)
8358 SE 2.4 12 1.25 105 119 2007年8月 OS8358YAL4BGD (B2) 1,865
2008年4月9日 OS8358YAL4BGH (B3)
8360 SE 2.5 12.5 2007年8月 OS8360YAL4BGD (B2) 2,149
2008年4月9日 OS8360YAL4BGH (B3)
B1, B2, BA & B3ステッピング, クアッドコア, high-efficiency
8346 HE 1.8 4x 512 KB 2 1.0 9 1.15 55 79 Socket F 2007年8月 OS8346PAL4BGC (B1) 698
OS8346PAL4BGD (B2)
2007年9月10日 OS8346PAL4BGE (BA)
1.125 2008年5月 OS8346PAL4BGH (B3)
8347 HE 1.9 9.5 1.15 2007年8月 OS8347PAL4BGD (B2) 873
2007年9月10日 OS8347PAL4BGE (BA)
1.125 2008年5月 OS8347PAL4BGH (B3)
8350 HE 2.0 10 2008年10月 OS8350PAL4BGH (B3) 873

Suzuka/Shanghai (K10, rev C)

編集

2008年11月13日に発表された。45nmにシュリンクされ、L3キャッシュが増量されており、またSmart Fetchによるアイドル時の消費電力が低下している。Suzuka は1ソケットのシステムでDDR3メモリに対応しSocket AM3に変更された 13xx シリーズ、Shanghai は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズのコードネームである。

モデル

ナンバー

クロック

(GHz)

キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

ACP

(W)

TDP

(W)

ソケット リリース日 OPN 価格

($)

L2 L3

(MB)

C2ステッピング, クアッドコア
1381 2.5 4× 512 KB 6 2.2 12.5 1.050–1.225 75 115 AM3 2009年6月 OS1381WGK4DGI (C2) 189
1385 2.7 13.5 OS1385WGK4DGI (C2) 229
1389 2.9 14.5 OS1389WGK4DGI (C2) 269
C2ステッピング, クアッドコア, energy-efficient
13KS EE 2.0 4× 512 KB 6 2.0 10 1.325 50 Socket F 2009年4月22日 OE13KSFLP4DGIE (C2)
13QS HE 2.4 12 55 71 OE13QSMAP4DGIE (C2)
C2ステッピング, クアッドコア
23VS 2.8 4× 512 KB 6 2.0 14 1.325 75 115 Socket F 2009年4月22日 OE23VSWHP4DGIE (C2)
2376 2.3 1.0 11.5 1.35 2008年11月13日 OS2376WAL4DGI (C2) 377
2378 2.4 12 OS2378WAL4DGI (C2) 523
2380 2.5 12.5 OS2380WAL4DGI (C2) 698
2382 2.6 13 OS2382WAL4DGI (C2) 873
2384 2.7 13.5 OS2384WAL4DGI (C2) 989
2386 SE 2.8 14 1.325 105 137 2009年1月26日 OS2386YAL4DGI (C2) 1,165
2387 2.2 75 115 2009年4月22日 OS2387WHP4DGI (C2) 873
2389 2.9 14.5 OS2389WHP4DGI (C2) 989
2393 SE 3.1 15.5 105 137 OS2393YCP4DGI (C2) 1,165
C2ステッピング, クアッドコア, high-efficiency
23QS HE 2.4 4× 512 KB 6 2.0 12 1.325 55 71 Socket F 2009年4月22日 OE23QSMAP4DGIE (C2)
2372 HE 2.1 1.0 10.5 1.2 79 2009年1月26日 OS2372PAL4DGI (C2) 316
2374 HE 2.2 11 OS2374PAL4DGI (C2) 450
2376 HE 2.3 11.5 OS2376PAL4DGI (C2) 575
2379 HE 2.4 2.0 12 1.325 2009年4月22日 OS2379PCP4DGI (C2) 450
2381 HE 2.5 12.5 OS2381PCP4DGI (C2) 575
C2ステッピング, クアッドコア, energy-efficient
23KS EE 2.0 4× 512 KB 6 2.0 10 1.325 50 Socket F 2009年4月22日 OE23KSFLP4DGIE (C2)
2373 EE 2.1 10.5 1.1 40 60 OS2373NAP4DGI (C2) 377
2377 EE 2.3 11.5 OS2377NAP4DGI (C2) 698
C2ステッピング, クアッドコア
83VS 2.8 4× 512 KB 6 2.0 14 1.325 75 115 Socket F 2009年4月22日 OE83VSWHP4DGIE (C2)
8378 2.4 1.0 12 1.35 2008年11月13日 OS8378WAL4DGI (C2) 1,165
8380 2.5 12.5 OS8380WAL4DGI (C2) 1,514
8382 2.6 13 OS8382WAL4DGI (C2) 1,865
8384 2.7 13.5 OS8384WAL4DGI (C2) 2,149
8386 SE 2.8 14 1.325 105 137 2009年1月26日 OS8386YAL4DGI (C2) 2,649
8387 2.2 75 115 2009年4月22日 OS8387WHP4DGI (C2) 2,149
8389 2.9 14.5 OS8389WHP4DGI (C2) 2,649
8393 SE 3.1 15.5 105 137 OS8393YCP4DGI (C2)
C2ステッピング, クアッドコア, high-efficiency
83QS HE 2.4 4× 512 KB 6 2.0 12 1.325 55 71 Socket F 2009年4月22日 OE83QSMAP4DGIE (C2)
8374 HE 2.2 1.0 11 1.2 79 2009年1月26日 OS8374PAL4DGI (C2) 1,165
8376 HE 2.3 11.5 OS8376PAL4DGI (C2) 1,514
8379 HE 2.4 2.0 12 1.325 2009年4月22日 OS8379PCP4DGI (C2) 1,165
8381 HE 2.5 12.5 OS8381PCP4DGI (C2) 1,514

Istanbul (K10, rev D)

編集

2009年6月1日に発表されたネイティブ6コアを持つOpteronである。新たにHT Assist (HyperTransport Assist) が追加された。これはL3キャッシュ1MBを使用してCPU間でのキャッシュのプローブトラフィックを軽減し、データベース処理等を高速化する機能である。モデルナンバーは24xx、84xxとなった。製造はAMDから分社化したGLOBALFOUNDRIESが担当している。

モデル

ナンバー

クロック

(GHz)

キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

ACP

(W)

TDP

(W)

ソケット リリース日 OPN 価格

($)

L2 L3

(MB)

D0ステッピング, 6コア
2419 1.8 6× 512 KB 6 2.4 9 1.3 75 115 Socket F OS2419WJS6DGN (D0)
2427 2.2 11 2009年6月2日 OS2427WJS6DGN (D0) 455
2431 2.4 12 OS2431WJS6DGN (D0) 698
2435 2.6 13 OS2435WJS6DGN (D0) 989
2439 SE 2.8 14 105 137 2009年7月13日 OS2439YDS6DGN (D0) 1,019
D0ステッピング, 6コア, high-efficiency
2423 HE 2.0 6× 512 KB 6 2.4 10 1.3 55 79 Socket F 2009年7月13日 OS2423PDS6DGN (D0) 455
2425 HE 2.1 10.5 OS2425PDS6DGN (D0) 523
D0ステッピング, 6コア, energy-efficient
2419 EE 1.8 6× 512 KB 6 2.4 9 1.125 40 60 Socket F 2009年8月31日 OS2419NBS6DGN (D0) 989
D0ステッピング, 6コア
8419 1.8 6× 512 KB 6 2.4 9 1.3 75 115 Socket F 2009年6月2日 OS8419WJS6DGN (D0)
8423 2.0 10 OS8423WJS6DGN (D0)
8431 2.4 12 OS8431WJS6DGN (D0) 2,149
8435 2.6 13 OS8435WJS6DGN (D0) 2,649
8439 SE 2.8 14 105 137 2009年7月13日 OS8439YDS6DGN (D0)
D0ステッピング, 6コア, high-efficiency
8425 HE 2.1 6× 512 KB 6 2.4 10.5 1.3 55 79 Socket F 2009年7月13日 OS8425PDS6DGN (D0) 1,514
D0ステッピング, 6コア, energy-efficient
8419 EE 1.8 6× 512 KB 6 2.4 9 1.125 40 60 Socket F 2009年6月2日 OS8419NBS6DGN (D0)

Magny-Cours (K10, rev D1)

編集

2010年3月29日に発表された。ShanghaiもしくはIstanbulベースの4/6コアのダイ2つを一つのパッケージに封入し構成されている[20]。ソケットは後に出るコードネーム Bulldozer にも対応したSocket G34を採用。モデルナンバーはそれまでの千の桁が対応ソケット数を示す規則から変わり61xx。2ソケットまたは4ソケットに対応し、1パッケージあたり8個または12個のコアを持つ。この世代から8ソケットへの対応は廃止された。HyperTransportのリンク数が従来の3本から4本(1本がチップセットへ、3本が他のCPUへ)へと増加し4ソケット環境ですべてのCPU同士を直接HTで繋ぐことが出来るようになった[21]。リンクスピードは、6.4GT/sec。またHT Assistも更新され、L3 2MBを使用する。メモリコントローラーはクアッドチャネルのDDR3-1333まで対応する。省電力機能としてC1Eステートへ対応した他、AMD CoolSpeed technologyと呼ばれる限界温度を超えた際にPステートを自動的に下げる機能を新たに加えた。

モデル

ナンバー

コア数 クロック

(GHz)

キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

ACP

(W)

TDP

(W)

ソケット リリース日 OPN 価格

($)

L2 L3
D1ステッピング, 8コア
61KS 8 2.0 8× 512 KB 2× 6 MB 3.2 10 1.3 80 115 Socket G34 2010年3月29日 OE61KSWKT8EGO (D1)
61QS 2.3 11.5 OE61QSWKT8EGO (D1)
6128 2.0 10 OS6128WKT8EGO (D1) 266
6134 2.3 11.5 OS6134WKT8EGO (D1) 523
6136 2.4 12 OS6136WKT8EGO (D1) 744
6140 2.6 13 2011年2月14日 OS6140WKT8EGO (D1) 989
D1ステッピング, 8コア, high-efficiency
6124 HE 8 1.8 8× 512 KB 2× 6 MB 3.2 9 1.2 65 85 Socket G34 2010年3月29日 OS6124VAT8EGO (D1) 455
6128 HE 2.0 10 OS6128VAT8EGO (D1) 523
6132 HE 2.2 11 2011年2月14日 OS6132VAT8EGO (D1) 591
D1ステッピング, 12コア
6168 12 1.9 12× 512 KB 2× 6 MB 3.2 9.5 1.1875 80 115 Socket G34 2010年3月29日 OS6168WKTCEGO (D1) 744
6172 2.1 10.5 OS6172WKTCEGO (D1) 989
6174 2.2 11 OS6174WKTCEGO (D1) 1,165
6176 2.3 11.5 2011年2月14日 OS6176WKTCEGO (D1) 1,265
6176 SE 1.25 105 140 2010年3月29日 OS6176YETCEGO (D1) 1,386
6180 SE 2.5 12.5 2011年2月14日 OS6180YETCEGO (D1) 1,514
D1ステッピング, 12コア, high-efficiency
6164 HE 12 1.7 12× 512 KB 2× 6 MB 3.2 8.5 1.075 65 85 Socket G34 2010年3月29日 OS6164VATCEGO (D1) 744
6166 HE 1.8 9 2011年2月14日 OS6166VATCEGO (D1) 873

Lisbon (K10,rev D)

編集

2010年6月23日に発表された。ShanghaiもしくはIstanbulベースの4/6コアのダイが搭載されており主な違いはソケットにSocket C32を採用しDDR3メモリに対応したことになる[22]。モデルナンバーは41xx。4コアまたは6コアを持ち、最大2ソケットまでに対応する。メモリはDDR3-1333までのデュアルチャネルをサポートしている。HyperTransportは末尾 EE が2.0GT/sec、それ以外が 6.40 GT/sec。

モデル

ナンバー

コア数 クロック

(GHz)

キャッシュ HT

(GHz)

クロック

倍率

電圧

(V)

ACP

(W)

TDP

(W)

ソケット リリース日 OPN 価格

($)

L2 L3

(MB)

D0ステッピング, 4コア
4122 4 2.2 4× 512 KB 6 3.2 11 1.3125 75 95 Socket C32 2010年6月23日 OS4122WLU4DGN (D0) 99
4130 2.6 13 OS4130WLU4DGN (D0) 125
4133 2.8 14 OS4133WLU4DGO  (D0)
D0ステッピング, 4コア, high-efficiency
41LE HE 4 2.3 4× 512 KB 6 2.2 11.5 1.1875 50 65 Socket C32 2010年6月23日 OE41LEOHU4DGOE (D0)
41QS HE 2.5 12.5 OE41QSOHU4DGOE (D0)
D1ステッピング, 6コア
4180 6 2.6 6× 512 KB 6 3.2 13 1.35 75 95 Socket C32 2010年6月23日 OS4180WLU6DGO (D1) 188
4184 2.8 14 OS4184WLU6DGO (D1) 316
D1ステッピング, 6コア, high-efficiency
41KX HE 6 2.2 6× 512 KB 6 2.2 11 1.1875 50 65 Socket C32 2010年6月23日 OE41KXOHU6DGOE (D1)
4170 HE 2.1 3.2 10.5 OS4170OFU6DGO (D1) 174
4171 HE ? 40 50 ? OS4171FNU6DGO (D1)
4174 HE 2.3 11.5 1.1875 50 65 2010年6月23日 OS4174OFU6DGO (D1) 255
4176 HE 2.4 12 OS4176OFU6DGO (D1) 377
D1ステッピング, 6コア, energy-efficient
41GL EE 6 1.8 6× 512 KB 6 2.2 9 0.9625 32 40 Socket C32 2010年6月23日 OE41GLHKU6DGOE (D1)
4162 EE 1.7 3.2 8.5 35 OS4162HJU6DGO (D1) 316
4164 EE 1.8 9 OS4164HJU6DGO (D1) 698

Bulldozerアーキテクチャ系列ベース

編集

Interlagos/Valencia/Zurich (Bulldozer, rev B2)

編集

2011年11月14日に発表された。Bulldozer マイクロアーキテクチャを採用している。3Dnow!がサポートされなくなり、SSE4.x、AVXがサポートされるようになった。Zurich はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Valencia はモデルナンバー 42xx、メモリはDDR3-1600のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Interlagos はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。

モデル

ナンバー

コア数 クロック(GHz) キャッシュ HT

(GHz)

クロック

倍率

TDP

(W)

ソケット リリース日 OPN 価格

($)

定格 All Core Turbo Max Turbo L2 L3
B2ステッピング, 4コア, high-efficiency
3250 HE 4 2.5 2.8 3.5 2 × 2 MB 4 MB 2.6 12.5–17.5 45 Socket AM3+ 2012年3月20日 OS3250HOW4MGU (B2) 99
3260 HE 2.7 3.0 3.7 13.5–18.5 OS3260HOW4MGU (B2) 125
B2ステッピング, 8コア high-efficiency
3280 8 2.4 2.7 3.5 4 × 2 MB 8 MB 2.6 12–17.5 65 Socket AM3+ 2012年3月20日 OS3280OLW8KGU (B2) 229
B2ステッピング, 4コア, energy-efficient
42DX EE 4 2.2 3.3 2 × 2 MB 8 MB 3.2 11–16.5 40 Socket C32 2011年11月14日 OE42DXHKU4KGU (B2)
B2ステッピング, 6コア
4226 6 2.7 2.9 3.1 3 × 2 MB 8 MB 3.2 13.5–15.5 95 Socket C32 2011年11月14日 OS4226WLU6KGU (B2) 125
4234 3.1 3.3 3.5 15.5–17.5 OS4234WLU6KGU (B2) 174
4238 3.3 3.5 3.7 16.5–18.5 OS4238WLU6KGU (B2) 255
4240 3.4 3.6 3.8 17–19 2012年5月1日 OS4240WLU6KGU (B2) 316
B2ステッピング, 6コア, high-efficiency
4228 HE 6 2.8 3.1 3.6 3 × 2 MB 8 MB 3.2 14–18 65 Socket C32 2011年11月14日 OS4228OFU6KGU (B2) 255
4230 HE 2.9 3.2 3.7 14.5–18.5 2012年5月1日 OS4230OFU6KGU (B2) 377
B2ステッピング, 8コア
4280 8 2.8 3.1 3.5 4 × 2 MB 8 MB 3.2 14–17.5 95 Socket C32 2011年11月14日 OS4280WLU8KGU (B2) 255
4284 3.0 3.3 3.7 15–18.5 OS4284WLU8KGU (B2) 316
B2ステッピング, 8コア, high-efficiency
42MX HE 8 2.2 3.3 4 × 2 MB 8 MB 3.2 11–16.5 65 Socket C32 2011年11月14日 OE42MXOHU8KGU (B2)
4274 HE 2.5 2.8 3.5 12.5-17.5 OS4274OFU8KGU (B2) 377
4276 HE 2.6 2.9 3.6 13–18 2012年5月1日 OS4276OFU8KGU (B2) 455
B2ステッピング, 8コア, energy-efficient
4256 EE 8 1.6 1.9 2.8 4 × 2 MB 8 MB 3.2 8–14 35 Socket C32 2011年11月14日 OS4256HJU8KGU (B2) 377
B2ステッピング, 4コア
6204 4 3.3 — — 2 × 2 MB 2 × 8 MB 3.2 16.5 115 Socket G34 2011年11月14日 OS6204WKT4GGU (B2) 455
B2ステッピング, 8コア
6212 8 2.6 2.9 3.2 4 × 2 MB 2 × 8 MB 3.2 13–16 115 Socket G34 2011年11月14日 OS6212WKT8GGU (B2) 266
6220 3.0 3.3 3.6 15–18 OS6220WKT8GGU (B2) 523
B2ステッピング, 12コア
6234 12 2.4 2.7 3.0 6 × 2 MB 2 × 8 MB 3.2 12–15 115 Socket G34 2011年11月14日 OS6234WKTCGGU (B2) 377
6238 2.6 2.9 3.2 13–16 OS6238WKTCGGU (B2) 455
B2ステッピング, 12コア, high-efficiency
6230 HE 12 2.2 2.5 3.1 6 × 2 MB 2 × 8 MB 3.2 11–15.5 85 Socket G34 2012年5月1日 OS6230VATCGGU (B2) 639
B2ステッピング, 16コア
6272 16 2.1 2.4 3.0 8 × 2 MB 2 × 8 MB 3.2 10.5–15 115 Socket G34 2011年11月14日 OS6272WKTGGGU (B2) 523
6274 2.2 2.5 3.1 11–15.5 OS6274WKTGGGU (B2) 639
6276 2.3 2.6 3.2 11.5–16 OS6276WKTGGGU (B2) 788
6278 2.4 2.7 3.3 12–16.5 2012年5月1日 OS6278WKTGGGU (B2) 988
6282 SE 2.6 3.0 13-16.5 140 2011年11月14日 OS6282YETGGGU (B2) 1,019
6284 SE 2.7 3.1 3.4 13.5–17 2012年5月1日 OS6284YETGGGU (B2) 1,265
6287 SE 2.8 3.2 3.5 14–17.5 ? OS6287YITGGGU (B2) ?
B2ステッピング, 16コア, high-efficiency
6262 HE 16 1.6 2.1 2.9 8 × 2 MB 2 × 8 MB 3.2 8–14.5 85 Socket G34 2011年11月14日 OS6262VATGGGU (B2) 523

Abu Dhabi(Warsaw)/Seoul/Delhi (Piledriver, rev C0)

編集

2012年12月4日に発表された。Piledriver マイクロアーキテクチャを採用している。Delhi はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Seoul はモデルナンバー 42xx、メモリはDDR3-1600のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Abu Dhabi はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。2014年1月22日に"Abu Dhabi"の省エネ改良版である"Warsaw"が発表された。

モデル

ナンバー

コア数 クロック(GHz) キャッシュ HT

(GHz)

クロック

倍率

TDP

(W)

ソケット リリース日 OPN 価格

($)

定格 All Core Turbo Max Turbo L2 L3
C0ステッピング, 4コア, energy-efficient
3320 EE 4 1.9 2.1 2.5 2 × 2 MB 8 MB 2.6 9.5–12.5 25 Socket AM3+ 2012年12月4日 OS3320SJW4KHK (C0) 174
C0ステッピング, 4コア, high-efficiency
3350 HE 4 2.8 3.1 3.8 2 × 2 MB 8 MB 2.6 14–19 45 Socket AM3+ 2012年12月4日 OS3350HOW4KHK (C0) 125
C0ステッピング, 8コア
3365 8 2.3 2.6 3.3 4 × 2 MB 8 MB 2.6 11.5–16.5 65 Socket AM3+ 2013年7月 OS3365OLW8KHK (C0)
3380 2.6 2.9 3.6 13–18 2012年12月4日 OS3380OLW8KHK (C0) 229
C0ステッピング, 4コア, energy-efficient
43CX EE 4 2.2 3.0 2 × 2 MB 8 MB 3.2 11–15 35 Socket C32 2012年12月4日 OE43CXHPU4KHK (C0)
4310 EE OS4310HPU4KHK (C0) 415
C0ステッピング, 6コア
4334 6 3.1 3.3 3.5 3 × 2 MB 8 MB 3.2 15.5–17.5 95 Socket C32 2012年12月4日 OS4334WLU6KHK (C0) 191
4340 3.5 3.7 3.8 17.5–19 OS4340WLU6KHK (C0) 348
C0ステッピング, 6コア, high-efficiency
4332 HE 6 3.0 3.3 3.7 3 × 2 MB 8 MB 3.2 15–18.5 65 Socket C32 2012年12月4日 OS4332OFU6KHK (C0) 415
C0ステッピング, 8コア
4386 8 3.1 3.4 3.8 4 × 2 MB 8 MB 3.2 15.5–19 95 Socket C32 2012年12月4日 OS4386WLU8KHK (C0) 348
C0ステッピング, 8コア energy-efficient
4365 EE 8 2.0 2.3 2.8 4 × 2 MB 8 MB 3.2 10–14 40 Socket C32 2012年12月4日 OS4365HKU8KHK (C0)
C0ステッピング, 8コア, high-efficiency
43GK HE 8 2.6 2.9 3.6 4 × 2 MB 8 MB 3.2 13–18 65 Socket C32 2012年12月4日 OE43GKOHU8KHK (C0)
4376 HE OS4376OFU8KHK (C0) 501
C0ステッピング, 4コア
6308 4 3.5 — — 2 × 2 MB 2 × 8 MB 3.2 17.5 115 Socket G34 2012年11月5日 OS6308WKT4GHK (C0) 501
C0ステッピング, 8コア
6320 8 2.8 3.1 3.3 4 × 2 MB 2 × 8 MB 3.2 14–16.5 115 Socket G34 2012年11月5日 OS6320WKT8GHK (C0) 293
6328 3.2 3.5 3.8 16–19 OS6328WKT8GHK (C0) 575
C0ステッピング, 12コア
6338P 12 2.3 2.5 2.8 6 × 2 MB 2 × 8 MB 3.2 11.5–14 99 Socket G34 2014年1月22日 OS6338WQTCGHK (C0) 377
6344 2.6 2.9 3.2 13–16 115 2012年11月5日 OS6344WKTCGHK (C0) 415
6348 2.8 3.1 3.4 14–17 OS6348WKTCGHK (C0) 575
C0ステッピング, 16コア
6370P 16 2.0 2.2 2.5 8 × 2 MB 2 × 8 MB 3.2 10–12.5 99 Socket G34 2014年1月22日 OS6370WQTGGHK (C0) 598
6376 2.3 2.6 3.2 11.5–16 115 2012年11月5日 OS6376WKTGGHK (C0) 703
6378 2.4 2.7 3.3 12–16.5 OS6378WKTGGHK (C0) 867
6380 2.5 2.8 3.4 12.5–17 OS6380WKTGGHK (C0) 1,088
6386 SE 2.8 3.2 3.5 14-17.5 140 OS6386YETGGHK (C0) 1,392
C0ステッピング, 16コア, high-efficiency
6366 HE 16 1.8 2.3 3.1 8 × 2 MB 2 × 8 MB 3.2 9–15.5 85 Socket G34 2012年11月5日 OS6366VATGGHK (C0) 575

Toronto(Excavator)

編集

2017年6月にリリース。Excavatorマイクロアーキテクチャを採用したAPU兼SoC。ソケット形状はBGAのSP4で1ソケットのみの構成。製造プロセスにSOIが利用されずバルクプロセスになった。AVX2がサポートされた。

モデル

ナンバー

CPU GPU TDP

(W)

リリース日 OPN 価格
コア数 クロック(GHz) L2

キャッシュ

(MB)

Model CU数 クロック(MHz)
定格 Turbo 定格 Turbo
2コア
X3216 2 1.6 3.0 1 不明 4 800 — 12–15 不明 不明 不明
4コア
X3418 4 1.8 3.2 2 不明 6 800 — 12–35 不明 不明 不明
X3421 2.1 3.4 Radeon 7 8 — 不明 不明 不明

Jaguarアーキテクチャ系列ベース

編集

Kyoto(Jaguar)

編集

2013年5月29日に発表。Jaguarアーキテクチャベースで、Opteronシリーズとして初めてGPU機能を統合するAPUであり、チップセット機能も統合した初のSoCでもあった。Socket FT3採用で1ソケットのみ対応。

モデル

ナンバー

CPU GPU TDP

(W)

リリース日 OPN 価格

($)

コア数 クロック(GHz) L2 キャッシュ Model SP数 クロック(MHz)
定格 Turbo 定格 Turbo
X1150 4 2.0 — 2 MB 非搭載 17 2013年5月 OX1150IPJ44HM (B0) 64
X2150 1.9 — HD 8400 128 600 — 22 OX2150IAJ44HM (B0) 99
X2170 2.4 — 800 — 25 2016年9月 OX2170IXJ44JB

ARMv8アーキテクチャ系列ベース

編集

Seattle(Cortex-A57)

編集

2016年1月に発表。8つのARM Cortex-A57コアとDDR3-1600もしくはDDR4-1866までのデュアルチャンネルのメモリコントローラと2つの10GBASE-KR Ethernet、8つのSATA 6Gbps、8レーンのPCI Express Gen 3などのI/Oを集積したSoC。ソケット形状はBGAのSP1で1ソケットのみの構成。

  • 製造プロセス - 28nm (GLOBALFOUNDRIES)
  • メモリ - DDR3/DDR4 (Registered ECC)
モデル

ナンバー

コア数 クロック

(GHz)

キャッシュ TDP

(W)

リリース日 OPN
L2 L3
4コア
A1120 4 1.7 2× 1 MB 8 MB 25 2016年1月 OA1120ARD4NAD
8コア
A1150 8 1.7 4× 1 MB 8 MB 32 2016年1月 OA1150AQD8NAD
A1170 2.0 OA1170AQD8NAD

脚注

編集
[脚注の使い方]

出典

編集
  1. ^ “AMD Opteron™ Aシリーズ・プロセッサー”. Advanced Micro Devices, Inc. 2015年11月17日閲覧。
  2. ^ “AMD Opteron™ Xプロセッサー”. Advanced Micro Devices, Inc. 2015年11月17日閲覧。
  3. ^ ただし、Athlon 64系でも上位のFXシリーズは当初Socket 940対応であり、後に発表されたAthlon 64 FX-7xはSocket F対応でQuad FXを用いたデュアルプロセッサ構成が前提となっている。
  4. ^ 後にPC3200規格へも対応した。
  5. ^ 物理的なソケット形状を全面的に変更したマルチプロセッサ対応モデルのSocket Fだけでなく、ソケット形状が従来のものに近いユニプロセッサ対応モデルのSocket AM2においても電気的な仕様の改変が大きいため、ピン配列を意図的に変更することで従来のSocket 939対応製品との互換性を排除している。
  6. ^ Microsoft社内ではWindows NTの生みの親であるデヴィッド・カトラーが開発段階よりAMD64を強く支持したとされる。
  7. ^ Intelはこのアーキテクチャを当初EM64Tと名づけ、その後Intel 64と改称している。
  8. ^ November 2003 TOP500 Supercomputing Sites
  9. ^ Highlights - November 2003 TOP500 Supercomputing Sites
  10. ^ Highlights - November 2006 TOP500 Supercomputing Sites
  11. ^ “Athlon 64 processor - The Tech Report”. 2019年10月7日閲覧。
  12. ^ a b “AMD Expands Options for 4-Way And 8-Way Enterprise Computing with the AMD Opteron Processor 800 Series”. 2008年5月19日閲覧。
  13. ^ a b “AMD Announces New AMD Opteron Processors, Adding More Choice And Flexibility For Leading 32- And 64-Bit Computing”. 2008年5月20日閲覧。
  14. ^ a b c “AMD Introduces New Players to the High-Performance 32- and 64-Bit AMD Opteron Processor Lineup”. 2008年5月20日閲覧。
  15. ^ a b c “AMD Delivers More Performance And Choice With New Additions To The AMD Opteron Processor Family”. 2008年5月20日閲覧。
  16. ^ “AMD Transforms Enterprise Computing With AMD Opteron Processor, Eliminating Barriers To 64-Bit Computing”. 2008年5月19日閲覧。
  17. ^ “AMD Delivers Increased Performance To Enterprise Customers with the AMD Opteron Processor Model 246”. 2008年5月20日閲覧。
  18. ^ “AMD's dual core Opteron & Athlon 64 X2 - Server/Desktop Performance Preview”. 2019年10月7日閲覧。
  19. ^ “AMDがクアッドコア「Barcelona」の詳細を明らかに”. 2019年10月8日閲覧。
  20. ^ Magny-Coursとは何か? 「AMD Opteron 6000シリーズ」の概要と考察 (1) CPUパッケージ | マイナビニュース
  21. ^ AMD、最大12コア搭載の4P対応「Opteron 6100」シリーズ発表 (1/2) - ITmedia +D PC USER
  22. ^ ASCII.jp：新プラットフォームは13年？ AMDサーバーCPUロードマップ

外部リンク

編集
 

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

「https://ja.wikipedia.org/w/index.php?title=Opteron&oldid=97158145」から取得
  NODES
3d 10
mac 5
os 401
server 1